19日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 平2−196471

®Int.Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)8月3日

H 01 L 29/784 29/68

8526-5F 8422-5F H 01 L 29/78

321 J

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称

伝導度変調型MOSFET

②特 願 平1-15901

②出 願 平1(1989)1月25日

勿発 明 者 関

康 和

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

勿出 願 人 富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

四代 理 人 弁理士 山口 巖

明相有

1. 発明の名称 伝導度変調型MOSFET

2. 特許請求の範囲

1) 第1 導電型の半導体基板上に形成された第2 導電型の第1 パッファ暦と、このパッファ暦の上に形成され、その不純物譲度に比して高濃度にドープされ且つその厚さに比して薄い腹厚を有する第2 浮電型の第2 パッファ領域と、この第2 パッファ領域の上に形成された第2 導電型の伝導をすることを特徴とする伝導度変類型 MOSFET。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、伝導皮変類型MOSFET(以下、 IGBTという)に関し、ターンオフ時間を短く する構造を備えたIGBTに関する。

〔従来の技術〕

従来、IGBTの基本構造は、第3図に示す如く、P*型基板をドレイン層(コレクタ層) 1とし、N*型パッファ層2、N*型伝導皮変調層(ペース

層)3、 島状のP型ベース領域 4、 島状の N・型ソース領域(エミッタ領域) 5、 ゲート酸化原 6、ポリシリコンゲート 7 及びソース電極(エミッタ電極) 8 を有する報型構造である。

正のゲート電圧を加えると、n チャネルが形成 され、 N・型ソース 領域から N・型ベース の伝導度 変調層 3 に電子が流れ込むが、流入 した電子は伝導度変調層 3 の電圧を下げるため、ドレイン 側の p・n・接合を順バイアスし、 この結果 p・のドレイン暦 1 から N・の伝導度変調層 3 に正孔が流れ込み、伝導度変調層 3 の抵抗が大幅に低下する。このため 1 G B T のオン抵抗は小さくなる。

ゲート電圧を取り去ったターンオフ期間においては、 P型ベース領域4とN-の伝導度変異層3とが逆パイアスされ、空乏領域の拡大により電子はドレイン層1側に、正孔はソース領域5側に掃き出され、その後伝導度変異層3の非空乏領域に密破残存する電子と正孔の過剰電荷は再結合により減少し、熱平衡状態に速する。

このターンオフ時間の短縮を図る技術として、

特開平2-196471(2)

我存する電子と正孔を再結合中心で速やかに再結合させるため、放射線照射で半導体内部に結晶欠陥を故意に作りこれを再結合中心とするものや、金や白金等の重金属原子をドーピングしてこの不純物中心を再結合中心とするものがある。いずれの技術も禁止帯の中に局在準位が形成され、これは再結合の場となることから、ライフタイムキラーとして機能する。

(発明が解決しようとする課題)

しかしながら、上記のライフタイムキラーの導入方法は、模型構造のIGBTにおいては、縦方向の各層に一様に施されるため、ターンオフ時間は短縮されるものの、逆にIGBTの特長たるオン抵抗の低減を阻害してしまう。

即ち、放射線照射は半導体基板の表裏面側に結晶欠陥を多く作るものの、加速エネルギ又はドーズ量を変えても、伝導度変調層3内の非空乏領域付近へ局所的に導入することが困難であり、また重金属原子のドーピングでは拡散温度や拡散時間で拡散深さ等を制御できるものの、やはり非空乏

(作用)

かかる手段によれば、重金属原子の積極的導入 又はプロセス途中における自然汚染等によって、 第2のバッファ領域はゲッタ作用で重金属原子を 他の層に比して多く捕促し、ライフタイムキョー 領域として機能する。第2パッファ領域は第1パ ッファ領域の不純物濃度に比して高濃度であるか ら、ターンオン期間及び定常オン期間においては 電子及び正孔に対して電位障壁となるが、第2パ ッファ層の厚さは第1パッファ層のそれに比して 薄いので、オン抵抗の増大に殆ど影響しない。タ ーンオフ期間においては、第1導電型半導体基板 倒から伝導度変調層に対する少数キャリアの住入 が第1パッファ眉で抑制されるが、一方伝導度変 顕層の非空乏領域に揺き出された電子及び正孔は ライフタイムキラー領域と化した隣接する第2々 ッファ領域の重金展原子に速やかに捕獲され、再 結合で消滅する。したがって、ターンオフ時間が 短縮化される。

(実施例)

領域付近への局所的導入は困難である。

そこで、本発明の課題は、積極的にライフタインタリング領域となるべき第2のパッファ 層を重要である。 形成素のゲッタリングを自然進行させ、結果や 第2のパッファ層を局がなライフタイムとは果りの 第2のパッファ層を局がなライフタイムとは 第2のパッファ層を同なライフタイムとは でして機能させて、低いオン抵抗を維持の でのターンオフ時間の短縮化を実現し得る伝導度 類型MOSFETを提供することにある。

〔課題を解決するための手段〕

上記課題を解決するために本発明の講じた手段は、伝導度変調型MOSFETに用いられる基板機造として、第1導電型の半導体基板上に形成された第2導電型のバッファ層と、このバッファ層と、このパッファ層と、この第2パッファ領域の上に形成された第2導電型の伝導度変調層とを備えたものである。

第1図は、本発明に係る伝導皮変調型MOSF ETの一実施例における基本構造を示す断面図である。

1 は不純物高濃度の P・型半導体基板のドレイ ン暦(コレクタ暦)で、少数キャリア注入層とし て機能する。. この P・型半導体基板 1 上には不純 物高濃度の N・型第1パッファ層 2 a が形成され ている。第1パッファ暦2aはターンオフ時の正 孔の注入を抑制するものである。この第1パップ ァ暦 2 a 上にはその不純物温度に比して更に高温 皮の N・・型 第 2 パッファ層 2 b が形成されている。 Ν-・型第2パッファ圏の厚さは数μα で、第1パ ッファ暦 2 a の厚さに比して薄い。 3 は第 2 パッ ファ眉2b上に成長された N‐型エピタキシャル 層の伝導皮変調層 (N-ベース層)である。 4 は伝 導度変調層 3 の上部に島状に形成されたP 型ペー ス領域(Pポディ)で、これには更に不純物高渡 度の N・型ソース 領域(エミッタ領域) 5 が凝型島 状に形成されている。 6 はゲート酸化膜で、 7 は ゲート電極としてのポリシリコンゲートであり、

8 は双方の N・型ソース領域 5 . 5 をブリッジするソース電極 (エミッタ電極) である。

次に、作成された伝導度変調型MOSFETの 動作を説明する。ポリシリコンゲート?に正のゲート電圧が印加されると、MOS部にはnチャネルが形成され、 N・型ソース領域5からそのnチャネルを介して N-の伝導度変調層3に多数キャリアの電子が流れ込む。このため、 N-型の伝導度変調層3内の多数キャリアたる電子密度が増大

い値をもつ。

次に、ターンオフ期間を考察するに、ゲート電 圧が努となると、 フェルミエネルギEFが一致し、 第1パッファ暦2aとドレイン暦1との間に高い 電位降壁が発生する。このため、ドレイン層1か ら第 1 パッファ暦 2 a への正孔注入が阻止される。 また第2パッファ暦2bも正孔住入阻止に寄与す る。 更に n チャネルの消滅により伝導度変調層 3 への電子流れ込みも停止する。一方、第1図に示 す如く、伝導度変調層 3 内に空乏端 3 a が拡大し、 電子及び正孔を斜線部で示す非空乏領域3bヘ拇 き出し、ドレイン電流は急激に減少する。そして 非空乏領域3bを始めとして第2パッファ暦2b 及び第1パッファ層とaに残存する電子及び正孔 の過剰電荷は若干直接再結合により減少して行く が、第2バッファ層2b内の他に比して高濃度の 重金属元素が原因となって形成される禁制帯中の 局在単位 E にを介して、 再結合が優勢的に働く。 このため、キャリアの寿命がすこぶる短縮し、タ ーンオフ時間が従来に比して相当短くなる。

し、その電位を下げるので、第2図(A)に示す如 く、ドレイン暦!側のp・n⁻接合が順パイアスと なる。この結果、ドレイン暦1から少数キャリア の正孔が伝導度変調層3に注入され、伝導度変調 暦 3 内には電子と正孔の浪皮が急激に増大し、伝 導度変調状態を誘起する。これがターンオン期間 又は定常オン期間であるが、この期間において第 2 パッファ層 2 b は第 2 図に示す如く電子及び正 孔に対して電位障壁として作用する。つまり、第 2 パッファ暦 2 b と第 1 パッファ暦 2 a とのポテ ンシャル差は両キャリアにとって電位陣壁となる が、しかし第2パッファ暦2bの厚さが第1パッ ファ暦のそれに比して薄いので、電子はパッファ 眉 2 a へたやすく移り、また正孔は運動エネルギ も手伝って伝導度変調層3へ支障なく移る。更に、 本実施例においては第2パッファ暦2bの不純物 漢度に比して伝導度変調器3のそれが低いので、 双方の移動が起こり易い。したがって、本実施例 の伝導度変調型MOSFETにおけるオン抵抗は 第2バッファ暦2bが無い従来のものと同等の低

上記実施例における伝導度変調層 3 は N 型であるから、深い不純物単位たる局在単位 E t を T セブタ形とすれば、 第 2 バッファ層 2 b のポテンシャル穴に引き込まれる電子はより速く局在単位 E t の再結合中心に捕獲され易く、 ターンオフ時間の一層の短縮化に寄与する。

〔発明の効果〕

以上説明したように、本発明に係る伝導度変調型MOSFETは、第1バッファ暦と伝導度変調暦との間に第1バッファ暦の不純物濃度に比して高濃度でその厚さに比して薄い同電導型の第2バッファ領域を備えた基板を以て構成した点に特長を有するものであるから、次の効果を奏する。

即ち、重金属原子の積極的導入又はブロッセスの積極的導入又はブロッセスの積極的導入で伝導度変調層下の第2パックで 機能があるから、ターンオン期間及び定常オン期間においてはオン抵抗を従来と同等に低く維持で変調をおいてはオン抵抗を従来と同等に低くを導度変調を つかま空乏領域の電子及び正孔を主体的に再結合

特開平2-196471(4)

せるので、ターンオフ時間が従来に比して短縮される。

4. 図面の簡単な説明

第1図は、本発明に係る伝導度変調型MOSF ETの一実施例における基本構造を示す断面図である。

第2図(A)は同実施例のターンオン期間におけるエネルギバンド図で、第2図(B)は同実施例のターンオフ期間におけるエネルギバンド図である。 第3図は、従来の伝導度変調型MOSFETの 一例における基本構造を示す断面図である。

1 ----- P・型半導体基板のドレイン層、2 a ---- N・型の第1 パッファ層、2 b ---- ライフタイムキラー層としての N・・型の第2 パッファ層、3 ---- N・型の伝導度変調型層、3 a ---- 空乏端、3 b ---- 非空乏領域、4 ---- P型ペース領域、5 ---- N・・型ソース領域、6 ---- ゲート酸化膜、7 ---- ポリシリコンゲート、8 ---- ソース電極、 Er ---- フェルミエネルギ、Ec ---- 伝導帯の最小エネルギ、 Ev ---- 充満帯の最大エネルギ、 Et ---- 第 2 パッファ層の再結合中心とし

ての局在準位。

代理人并建士 山 口







